Consejo Superior de Investigaciones Científicas · Universidad de Sevilla
 INICIO
INTRANET
sp    en

La financiación de las actividades de investigación desarrolladas en el IMSE-CNM procede en su mayor parte de la participación en convocatorias competitivas. Estas actividades se ejecutan a través de acuerdos, proyectos y contratos con organismos públicos nacionales e internacionales, así como con empresas y organizaciones de ámbito privado.


Proyectos en vigor o ejecutados recientemente
  • Administración
    del Estado
  • Junta de
    Andalucía
  • Unión Europea
  • CSIC
VIGILANT
The Variability Challenge in Nano-CMOS: From Device Modeling to IC Design for Mitigation and Exploitation
IP: Francisco V. Fernández Fernández / Rafael Castro López
[+]
Tipo: Proyecto de investigación
Referencia: PID2019-103869RB-C31
Financia: Ministerio de Ciencia, Innovación y Universidades
Fecha de inicio: 01/07/2020
Fecha de fin: 30/06/2023
Total concedido: 210.540,00 €
Resumen: La increíble evolución de las tecnologías nano-CMOS, con la aparición de nuevos materiales y dispositivos, está detrás de la omnipresencia de la electrónica en nuestras vidas. Sin embargo, la creciente demanda de circuitos integrados (CI) no está exenta de retos: nuestra economía y sociedad digitales exigen que sean más funcionales, fiables y seguros, y campos como IoT, o ciberseguridad se han convertido en prioritarios.

Un obstáculo crítico en esa evolución es la variabilidad, culpable de variaciones paramétricas de los dispositivos que conducen a pérdidas de fiabilidad del CI. Ya sea tras su fabricación (TZV, Time-Zero Variability) o durante la vida del CI (TDV, Time-Dependent Variability), la variabilidad termina comprometiendo funcionalidad o vida útil. De hecho, si no priorizamos la consideración de la variabilidad, los CIs no serán capaces de cumplir con los requisitos de seguridad, protección y fiabilidad.

VIGILANT afronta este reto desde dos perspectivas. Primero se desarrollarán soluciones y nuevos paradigmas de diseño para mitigar o hacer más tolerable su impacto. Segundo, en lugar de mitigar, se explotará TZV y TDV para seguridad hardware. Si bien esta dualidad mitigación/explotación es un objetivo clave, existe otro transversal: la evaluación de tecnologías y su potencial para ambas (desde bulk- CMOS, pasando por FDSOI, hasta alternativas beyond-CMOS como los memristores). Para cumplir los objetivos, VIGILANT cuenta con la experiencia complementaria de 3 equipos (IMSE, UAB, UPC) con una trayectoria de éxito en la investigación colaborativa de la variabilidad.

NANO-MIND
Cognición Nano-Memristiva y Percepción Neuromórficas para Actuación Robótica de Alta Velocidad
IP: Teresa Serrano Gotarredona
[+]
Tipo: Proyecto de investigación
Referencia: PID 2019-105556GB
Financia: Ministerio de Ciencia, Innovación y Universidades
Fecha de inicio: 01/06/2020
Fecha de fin: 31/05/2024
Total concedido: 208.770,00 €
Resumen: En los últimos años, debido a la disponibilidad de gran cantidad de datos anotados y al aumento de la capacidad de cómputo de los grandes supercomputadores, hemos vivido un resurgir de la inteligencia artificial (IA) y de la computación neuro-inspirada. Se ha demostrado que los sistemas IA pueden mejorar a los humanos en tareas de reconocimiento de imágenes. Sin embargo, esos sistemas todavía van detrás de los seres humanos en términos de velocidad y eficiencia energética. Los grandes requisitos computacionales de los sistemas IA hacen que los algoritmos de IA de nuestros dispositivos portátiles realicen gran parte de la computación en la nube. Se prevé que en el año 2025, una quinta parte del consumo eléctrico mundial lo realice internet.

El desarrollo de sistemas de codificación de la información eficientes y de plataformas de hardware para IA de bajo consumo es necesario si queremos extender el uso de los sistemas de inteligencia artificial manteniendo un consumo de energía asumible. El paradigma de codificación y procesado de información que utilizan los actuales sistemas de computación IA es muy diferente de la manera en que los cerebros biológicos codifican y procesan la información. Si nos centramos en visión, los sistemas del estado del arte de visión computacional IA están basados en la codificación y procesado de la información como secuencias de fotogramas estáticos. Sin embargo, las neuronas biológicas producen y comunican secuencias de pulsos. En este contexto, la llamada tercera generación de redes neuronales o redes neuronales pulsantes ha aparecido para emular la eficiencia en codificación y procesado de información de los cerebros humanos.

Sin embargo, las redes neuronales pulsantes carecen todavía de la madurez de los sistemas de computación convencionales basados en fotogramas en términos de desarrollo teórico, algoritmos de aprendizaje y control, y disponibilidad de plataformas hardware de sensado, computación y actuación robótica basadas en eventos.

El proyecto NANO-MIND propone avanzar en el desarrollo teórico y de implementación hardware de los sistemas neuromórficos de redes neuronales pulsantes desde el nivel de sensor, al nivel de procesamiento y hasta el nivel de control y actuación.

HEART-FAIL VOLUM
Valor pronóstico en tiempo real para la monitorización del volumen mediante medidas de bioimpedancias en pacientes con insuficiencia cardíaca aguda
IP: Alberto Yúfera García
[+]
Tipo: Proyecto de investigación
Referencia: DTS19/00134
Financia: Ministerio de Ciencia, Innovación y Universidades
Fecha de inicio: 01/01/2020
Fecha de fin: 21/12/2021
Total concedido: 46.200,00 €
Resumen: La insuficiencia cardíaca (IC) es la principal causa de hospitalización en personas mayores de 65 años en Europa. La evaluación clínica estándar no permite predecir de forma fiable la evolución de esta enfermedad. La sobrecarga de volumen debido a la activación neuro-hormonal es el principal factor implicado en las hospitalizaciones por IC, y las mediciones de los volúmenes corporales por bioimpedancia (BI) han demostrado de manera preliminar que son útiles en el diagnóstico y pronóstico. Sin embargo, las medidas se realizan puntualmente, o en un período corto, pero la dinámica de la sobrecarga de líquidos en pacientes con IC aguda durante la hospitalización y tras el alta no se han descrito previamente. El objetivo de este estudio es evaluar el valor pronóstico de la monitorización de los volúmenes corporales en tiempo real mediante la medición continua de BI con un nuevo dispositivo portátil para predecir precozmente la evolución clínica en pacientes con IC aguda.


MEDACAL-SPHERE
Calibración del Sensor de Viento de MEDA y ASIC del Sensor de Viento Esférico
IP: Servando Espejo Meana
[+]
Tipo: Proyecto de investigación
Referencia: RTI2018-098728-B-C32
Financia: Ministerio de Ciencia, Innovación y Universidades
Fecha de inicio: 01/01/2019
Fecha de fin: 31/12/2021
Total concedido: 176.055,00 €
Resumen: El sub-proyecto MEDACAL-SPHERE tiene dos objetivos específicos, relacionados entre sí, dentro del proyecto coordinado. El primero de ellos es contribuir y dar soporte a las medidas, la calibración, y la interpretación de los datos obtenidos del sensor de viento de MEDA, en el cual se usa un ASIC de señal mixta diseñado usando técnicas de endurecimiento contra la radiación por diseño, que realiza el acondicionamiento, adquisición y conversión de las señales de los sensores. Este ASIC fue desarrollado por el equipo de investigación en el marco de proyectos anteriores (ASIC del sensor de viento de MEDA). El segundo objetivo es el diseño, fabricación y validación de un nuevo ASIC de señal mixta para una nueva generación de sensor de viento, el sensor de viento esférico, desarrollado como el anterior por la Universidad Politécnica de Cataluña. Esta nueva versión de sensor de viento, más precisa que la anterior, se usará como elemento de referencia para la calibración fina del sensor de viento de MEDA, que va ser enviado a Marte, conectando con el primer objetivo. De esta manera, el nuevo ASIC, que constituye el segundo objetivo, tendrá la doble función de completar y poner en estado de uso la nueva generación de sensores de viento esféricos, y servir para la calibración detallada de los sensores enviados a Marte en el marco de la misión Mars2020 de NASA.

iSTENT
Monitorización en tiempo real de variables hemodinámicas con stents inteligentes (iSTENT) mediante sensores capacitivos y bioimpedancia
IP: Alberto Yúfera García
[+]
Tipo: Proyecto de investigación
Referencia: RTI2018-093512-B-C21
Financia: Ministerio de Ciencia, Innovación y Universidades
Fecha de inicio: 01/01/2019
Fecha de fin: 31/12/2021
Total concedido: 99.704,00 €
Resumen: Esta propuesta coordinada Monitorización en tiempo real de variables hemodinámicas con stents inteligentes (iSTENT) mediante sensores capacitivos y bioimpedancia, propone realizar microsistemas para la supervisión del estado de stents cardíacos y la medida de variables del sistema cardiovascular necesarias para el diagnóstico médico. Se persigue progresar en el diseño y fabricación de microsistemas, que permitan monitorizar en tiempo real la información deseada. En definitiva, colaborar hacia la mejora de la calidad de vida de pacientes gracias al progreso en eSalud, mejorando la eficacia de los sistemas de supervisión biomédicos.
El Sub-Proyect01 (SP1) Microsistema integrado para la monitorización de la reestenosis arterial basado en medidas de bioimpedancia, centra su hipótesis de trabajo en la realización de medidas de bioimpedancia eléctrica para la obtención de la información útil requerida del stent que permita evaluar el grado de obstrucción de la arteria coronaria donde está implantado, así como de las variables hemodinámicas de interés implicadas en su estado. El Sub-Proyecto2 (SP2) Microsistema Heterogeneo Integrado para la monitorización de la insuficiencia cardíaca basado en sensores de presión capacitivos, plantea utilizar sensores de presión MEMS capacitivos, para la monitorización de la hipertensión/hipotensión pulmonar y el estado del ventrículo izquierdo. Así pues, el SP1 persigue la realización de un iStent con la capacidad de monitorización de su obstrucción interna (RIS) una vez implantado, evitando los procesos invasivos y de alto riesgo para el paciente, tales como los cateterismos. De forma similar, el SP2 propone el diseño y desarrollo de un iStent para la detección de la Insuficiencia Cardíaca (IC) a través de la medida -de la presión en una arteria pulmonar distal, permitiendo conocer el nivel de precarga del ventrículo izquierdo sin necesidad de técnicas invasivas de medida. Ambos plantean obtener medidas adicionales de variables hemodinámicas.

ASICs-AVATART
ASICs de Alta Velocidad y Alta Tensión para Ambientes Extremos de Radiación y Temperatura
IP: Diego Vázquez García de la Vega
[+]
Tipo: Proyecto de investigación
Referencia: RTI2018-099825-B-C32
Financia: Ministerio de Ciencia, Innovación y Universidades
Fecha de inicio: 01/01/2019
Fecha de fin: 31/12/2021
Total concedido: 146.652,00 €
Resumen: Este proyecto (ASICs-AVATART) supone una necesaria e importantísima actividad tecnológica de desarrollo de ASICs de señal mixta para aplicaciones espaciales. Esta actividad fue comenzada en 2008 en el marco de la misión MetNet y dio como resultado la creación de un grupo en el Instituto de Microelectrónica de Sevilla/Universidad de Sevilla que desde entonces se ha especializado en este tipo de diseños. Gracias a este esfuerzo, ha sido posible dar respuesta, por ejemplo, a la necesidad surgida en el marco de la citada estación MEDA (para acondicionar la señal de sus sensores de viento) y la posibilidad de hacer sistemas recurrentes cada vez más compactos (menos peso, volumen, consumo, etc) como el ASIC-SIS20 para sensores de irradiancia solar. Cabe decir que IMSE/US tiene su propia librería RHBD en la tecnología de AMS 0.35μm, con diseños que han demostrado operar a temperaturas de -126°C, y que además tiene experiencia en diseños para espacio con otras tecnologías y librerías (IMEC-DARE en UMC 180nm).
Cabe destacar que el desarrollo de ASICs de señal mixta para uso espacial está identificado en H2020 como una línea estratégica para Europa y la no-dependencia. Este proyecto pretende avanzar en la línea de Circuitos Integrados para entornos de radiación y con la particularidad de muy bajas temperaturas. Concretamente, el proyecto se focaliza en los casos de Alta Tensión y Alta Velocidad. Si bien existen trabajos al respecto, la particularidad del presente proyecto estriba en que se pretende que los circuitos trabajen a muy bajas temperaturas sin necesidad de ser calentados para acomodar la situación de operación a los rangos de temperatura industriales típicos para los que suelen estar caracterizados. Por otro lado, las prestaciones de alta velocidad y/o alta tensión requieren normalmente diferentes tecnologías, por lo que en este proyecto se persigue integrarlos en un mismo ‘package ’ explorando para ello las técnicas de ‘multi-die ’. Por supuesto, dichas técnicas deben ser también acomodadas para operar a muy bajas temperaturas sin necesidad de calentamiento. En el fondo, este proyecto pretende dar soluciones cada vez más compactas y que estén dotadas de valores añadidos como fiabilidad y re-usabilidad.

StatSeT
Aproximación estadística a la simulación de defectos en circuitos analógicos y de Señal Mixta complejos: aplicación a los eventos transitorios inducidos por la radiación
IP: Gildas Léger
[+]
Tipo: Proyecto de investigación
Referencia: RTI2018-098513-B-I00
Financia: Ministerio de Ciencia, Innovación y Universidades
Fecha de inicio: 01/01/2019
Fecha de fin: 31/12/2021
Total concedido: 75.141,00 €
Resumen: En aplicaciones críticas para la seguridad, la detección de defectos de fabricación es de suma importancia, incluso si no afectan significativamente al rendimiento. Por lo tanto, los enfoques de test orientados a defectos son necesarios, pero su validación es compleja: la simulación de defectos es computacionalmente exigente. Para circuitos y sistemas complejos de señales analógicas y mixtas (AMS), el número de defectos posibles puede ser muy grande y si la evaluación de cada uno de los defectos requiere una simulación transitoria compleja, la simulación exhaustiva es simplemente inabarcable. Se han propuesto enfoques estadísticos para estimar la cobertura de defectos, pero una de las principales deficiencias de estos enfoques es la validación experimental. Por un lado, es casi imposible acceder a las estadísticas de defectos de las piezas comerciales, ya que estos datos son muy sensibles en cuanto a la imagen de la empresa. Por otra parte, también es imposible fabricar (y probar) una cantidad suficiente de circuitos para obtener estadísticas fiables en un entorno académico. Los servicios de integración de Europractice suelen dar acceso a unas 50 partes, muy por debajo del nivel de producción necesario para estimar una tasa de defectos del orden de decenas de ppm.
Para abordar este problema de validación, el proyecto propone adaptar el marco de la evaluación estadística de la cobertura de defectos al estudio de la sensibilidad de los circuitos complejos de señales analógicas y mixtas a los eventos transitorios inducidos por la radiación (SET).

ENVISAGE
Tecnologias de vision habilitantes para transporte inteligente integrado
IP: Ricardo Carmona Galán
[+]
Tipo: Proyecto de investigación
Referencia: RTI2018-097088-B-C31
Financia: Ministerio de Ciencia, Innovación y Universidades
Fecha de inicio: 01/01/2019
Fecha de fin: 31/12/2021
Total concedido: 144.958,00 €
Resumen: Este proyecto tiene como objetivo el desarrollo de sistemas de visión empotrados para el transporte inteligente. Se trata de capturar las especificidades de este ámbito de aplicación, tanto en el caso de plataformas y vehiculos autónomos como en el de la infraestructura de control y monitorización, e incorporarlas al flujo de diseño de nuestros sistemas. El reto principal será la implementación de una considerable potencia de cómputo con un presupuesto energético limitado. Una aproximación convencional, en la que los distintos componentes se desarrollan por separado a partir de especificaciones derivadas de una descripción de alto nivel, puede resultar ineficiente, desembocando en unas preslaciones sub-óptimas. Nuestra aproximación consiste en la optimización multi-paramétrica y multi-nivel.
Desarrollaremos una herramienta de descripción del sistema que nos permita navegar por la jerarquía y propagar especificaciones y restricciones desde los dispositivos hasta el nivel de aplicación y viceversa.

HARDBLOCK
Hardware-based Security for Blockchain Technologies
IP: Iluminada Baturone Castillo
[+]
Tipo: Proyecto de investigación
Referencia: RTC-20176595-7
Financia: Ministerio de Ciencia, Innovación y Universidades
Fecha de inicio: 2018
Fecha de fin: 2020
Total concedido: 175.170,00 €
Resumen: Objetivos del proyecto:
· El objetivo principal del proyecto HardBlock es desarrollar una tecnología blockchain que reduzca los problemas de escalabilidad de las blockchains públicas.
· Se introducirán los nuevos conceptos de Pruebas de Existencia Física (Proofs of Physical Existence) y Pruebas de Presencia Física (Proofs of Physical Presence) para reducir los elevados costes de mantenimiento de las Pruebas de Trabajo (Proofs of Work).
· Se diseñarán e implementarán novedosos elementos hardware que soportarán las Pruebas de Existencia Física, permitiendo la identificación unívoca de las cosas y que no puedan ser falsificadas o manipuladas.
· Se diseñarán e implementarán novedosos elementos hardware que soportarán las Pruebas de Presencia Física haciendo uso de biometría. El objetivo es que un usuario pueda autenticarse cumpliendo con el nivel más alto en la autenticación (AAL3 según la normativa NIST SP 800-63): uso de un dispositivo autenticador compacto y no falsificable, bajo la custodia del usuario y con protección del template.
· Se proporcionarán soluciones seguras para el intercambio de claves extremo a extremo sin el empleo de terceras partes de confianza ni problemas de ataques de intermediarios y se explotará el uso de algoritmos post-cuánticos basados fundamentalmente en la criptografía de retículos.
· El proyecto explorará nuevos campos de aplicación, como son los de combinar el Internet de las Cosas (Internet ol Things o IoT) con las tecnologías blockchain.

HW-IDENTIoTY
Diseño de soluciones hardware para gestionar con confianza, seguridad y privacidad la identidad de las personas y cosas en el marco de la IoT
IP: Iluminada Baturone Castillo / Piedad Brox Jiménez web
[+]
Tipo: Proyecto de investigación
Referencia: TEC2017-83557-R
Financia: Ministerio de Ciencia, Innovación y Universidades
Fecha de inicio: 2018
Fecha de fin: 2020
Total concedido: 139.150,00 €
Resumen: En el marco del Internet de las Cosas (IoT, Internet of Things), las personas estaremos rodeadas por un número creciente de dispositivos inteligentes, con sensores y actuadores, que capturan información sobre nuestros entornos y actúan sobre ellos de manera autónoma (sobre nuestras ciudades, casas, coches o bicicletas y hasta nuestro cuerpo). De hecho, cada vez más las personas ya no interactuamos directamente sino a través o con la ayuda de estos dispositivos. La infraestructura IoT está pensada para mejorar nuestra calidad de vida, pero si no es de confianza, segura y no garantiza nuestra privacidad, las consecuencias pueden ser catastróficas.
Un primer reto a solucionar es asegurar que los individuos y los dispositivos son de confianza y auténticos y que, por tanto, sus identidades son robustas a suplantaciones y falsificaciones. Puesto que la naturaleza física de un dispositivo IoT reside en el hardware del que está hecho, el proyecto HW-IDENTIoTY diseñará soluciones hardware basadas en funciones físicamente no clonables (PUFs, Physical Unclonable Functions) para generar identidades inherentes a los dispositivos. Puesto que las características únicas de una persona pueden capturarse mediante sistemas de reconocimiento biométrico, el proyecto HW-IDENTIoTY diseñará soluciones hardware para implementar técnicas de reconocimiento biométrico ligeras (lightweight) que puedan ser implementadas en un wearable, de modo que la identidad digital de la persona se genera localmente por un dispositivo de confianza y bajo la supervisión del propietario de la identidad.
Un segundo aspecto crítico es garantizar la privacidad. Para conseguir este objetivo, las identidades digitales deben transformarse de tal manera que los datos resultantes no puedan ser atribuidos a un individuo o un dispositivo sin el empleo de información adicional. El proyecto HW-IDENTIoTY diseñará soluciones hardware para implementar algoritmos de datos de ayuda (Helper Data) en el caso de los dispositivos y técnicas de protección de plantillas (template protection) en el caso de individuos.
El tercer aspecto a resolver sera el diseño de soluciones hardware robustas frente a ataques, que implementen primitivas criptográficas y protocolos adecuados al paradigma IoT. Estarán relacionadas con criptografía ligera (lightweight) y simétrica, en el caso de wearables (cuyos recursos son limitados y la potencia que consuman debe ser poca) y con criptografía basada en curvas elípticas en el caso de los sistemas empotrados. Se explotará la disponibilidad de identidades no falsificables para abordar problemas de cadenas de custodia digitales y trazabilidad de transacciones en IoT.

PULPOSS
Circuitos y arquitecturas con dispositivos steep slope para aplicaciones de muy bajo consumo de potencia
IP: María J. Avedillo de Juan / José M. Quintana Toledo
[+]
Tipo: Proyecto de investigación
Referencia: TEC2017-87052-P
Financia: Ministerio de Ciencia, Innovación y Universidades
Fecha de inicio: 2018
Fecha de fin: 2020
Total concedido: 85.910,00 €
Resumen: Distintas aplicaciones con un gran impacto social y económico (loT, wearables, dispositivos implantables, WSNs ... ) demandan circuitos con un muy bajo consumo de potencia y eficientes en términos de energía. En este contexto, el transistor de efecto campo presenta limitaciones severas asociadas a que su SS no se puede reducir por debajo de los 60mV/dec, lo que impide reducir su tensión de polarización sin degradar significativamente sus prestaciones en términos de velocidad, o incrementar excesivamente las corrientes de fuga. Actualmente se trabaja intensamente en el desarrollo de los dispositivos steep slope que no exhiben esta limitación. Este proyecto aborda el diseño de circuitos y arquitecturas implementados con estos transistores con la finalidad de contribuir al desarrollo de dichas aplicaciones. El trabajo realizado en NACLUDE (TEC2013-40670-P) con transistores de efecto túnel (TFETs), se amplía a otros dispositivos steep slope, incluyendo transistores de capacidad negativa (NCFET, FeFET), transistores que incorporan materiales que presentan transiciones de fase (HyperFET, PC-FET) o dispositivos super steep slope que combinan estos fenómenos fisicos con los TFETs (PC-TFET, NC-TFET) para mejorar sus prestaciones.
Aunque hay consenso en la comunidad cientifica sobre la potencialidad de estos dispositivos para realizar circuitos más eficientes en términos de consumo de potencia y de energia que los transistores MOS y FinFETs, la simple sustitución de transistores convencionales por los steep slope no permite obtener el máximo beneficio de su utilización. Es necesario adecuar las topologias y/o las arquitecturas a las caracterlsticas distintivas de cada dispositivo. El objetivo general de este proyecto es el desarrollo de arquitecturas lógicas y circuitos con dispositivos steep slope para optimizar sus prestaciones en términos de potencia, energia o de compromisos potencia-velocidad en distintos escenarios de aplicación. Los objetivos especificas que formulamos son: 1) Desarrollar, analizar, validar y evaluar topologias de bloques lógicos básicos adecuadas; 2) Desarrollar, analizar, validar y evaluar arquitecturas lógicas adecuadas; 3) Aplicar técnicas de diseño para baja potencia; 4) Explorar paradigmas de conmutación alternativos a la lógica CMOS; 5) Mantener una libreria de modelos de dispositivos steep-slope actualizada con los avances y propuestas que se vayan produciendo.

ASIC-SIS
ASIC para sensores de irradiancia solar compactos
IP: Diego Vázquez García de la Vega
[+]
Tipo: Proyecto de investigación
Referencia: ESP2016-80320-C2-2-R
Financia: Ministerio de Economía, Industria y Competitividad
Fecha de inicio: 30/12/2016
Fecha de fin: 29/09/2019
Total concedido: 169.400,00 €
Resumen: Este proyecto (ASIC-SIS) supone una importantísima actividad tecnológica de desarrollo de ASICs de señal mixta para aplicaciones espaciales, y más concretamente, en la superficie de Marte. Esta actividad fue comenzada en 2008 en el marco de la misión MetNet y dio como resultado la creación de un grupo en el Instituto de Microelectrónica de Sevilla/Universidad de Sevilla que con el tiempo se ha especializado en este tipo de diseños. Gracias a este esfuerzo, ha sido posible dar respuesta, por ejemplo, a la necesidad surgida en el marco de la citada estación MEDA, para acondicionar la señal de sus sensores de viento.
Cabe destacar que el desarrollo de ASICs de señal mixta para uso espacial, está identificado en H2020 como una línea estratégica para Europa y la no dependencia. Este proyecto pretende seguir esta línea, desarrollando un ASIC que dé servicio a futuros y aún más compactos SIS, sensor presente ya en 4 misiones (MetNet, EXM'16, EXM'18 y Mars2020), lo que da idea de su claro interés recursivo en misiones en superficie. Con ello, este proyecto persigue compactarlo al máximo y dotarlo de valores añadidos como fiabilidad y reusabilidad, así como incrementar su potencial científico para convertirlo en un sensor de referencia a nivel internacional para cualquier futura misión.
El proyecto contempla pues el desarrollo de ASICs CMOS de señal mixta para un SIS avanzado pasando por todas sus fases: definición de especificaciones, síntesis a distintos niveles (arquitectural, bloques de circuito, dispositivos, etc.), fabricación, validación, cualificación, etc. Todo este desarrollo se llevará a cabo en colaboración estrecha con eI INTA, que dará soporte a la cuestiones de especificaciones y validaciones intermedias para terminar liderando la validación funcional de un prototipo de SIS compacto (en este caso, con soporte de la US).

INTERVALO
Integración y validación en laboratorio de contramedidas frente a ataques laterales en criptocircuitos microelectrónicos
IP: Antonio J. Acosta Jiménez / Carlos J. Jiménez Fernández
[+]
Tipo: Proyecto de investigación
Referencia: TEC2016-80549-R
Financia: Ministerio de Economía, Industria y Competitividad
Fecha de inicio: 30/12/2016
Fecha de fin: 29/12/2019
Total concedido: 104.544,00 €
Resumen: La seguridad y privacidad en la información es un derecho inviolable de las personas e instituciones, por lo que tiene un decidido carácter estratégico en nuestra sociedad. Existen hoy en día gran cantidad de dispositivos electrónicos en los que la seguridad es un requisito indispensable para lo que hacen uso de la criptografía como mecanismo para garantizar la seguridad, confidencialidad e inviolabilidad de los datos privados. Estos sistemas electrónicos seguros incorporan en muchos casos dispositivos criptográficos que implementan algoritmos matemáticamente seguros, que teóricamente no revelan la información almacenada. Sin embargo, estos dispositivos pueden llegar a revelar cierta información debido a su implementación física, mediante el empleo de ataques laterales por terceras personas con fin malicioso. Es por tanto de la máxima relevancia cuidar especialmente la implementación física de los dispositivos criptográficos, para minimizar la posibilidad de pérdida de información mediante estos ataques. Así, las implementaciones hardware de algoritmos criptográficos, requieren tanto la correcta realización funcional de los algoritmos, adecuados a cada aplicación, como de mecanismos de seguridad para disminuir su vulnerabilidad frente a ataques. La mayoría de las aplicaciones seguras portables (llaves RFiD, memorias USB, smart-cards, etc.) usan criptografía simétrica que debe ser integrada con hardware de muy bajo consumo (soluciones criptográfícas ligthweight), lo que sin duda será un requisito exigido en futuros escenarios de Internet de las Cosas. En este proyecto se pretenden obtener bibliotecas de contramedidas para ser incluidas en implementaciones hardware (ASICs) de altas prestaciones en tecnologías CMOS nanométricas, que den solución a los problemas de (des)cifrado seguro en aplicaciones portables, de forma que aumenten enormemente su resistencia a ataques laterales. Se plantearán contramedidas a diferentes niveles de abstracción, desde arquitecturales a layout, susceptibles de ser empleadas en cualquier cifrador de flujo o de bloque para operación en cualquier aplicación, Se considerarán diversas estrategias de ataques pasivos basados en el consumo de potencia (DPA), emisión electromagnética (DEMA), y ataques activos no invasivos basados en inyección de fallos (señal de reloj, alimentación, temperatura) e invasivos (fuente de luz o láser pulsado). Se realizarán implementaciones hardware (ASICs) optimizadas, tanto desde el punto de vista de diseño VLSI (área, frecuencia y consumo de potencia) como seguras frente ataques laterales. El principal objetivo será optimizar las prestaciones de los sistemas, consiguiendo aumentos de seguridad sin perjudicar las prestaciones del circuito. La medida de vulnerabilidad, tanto experimental como por simulación, será esencial para cualificar las contramedidas y el hardware diseñado.
Los tres objetivos primarios del Proyecto son:
Crear mecanismos experimentales automatizados para el análisis de vulnerabilidad de implementaciones hardware de circuitos cifradores y su aplicación sobre implementaciones reales.
Proponer, diseñar y testar contramedidas hardware para distintos medios por los que puede ser atacado un criptocircuito, disminuyendo su vulnerabilidad.
Diseñar, fabricar y testar un ASIC que incluya cifradores con las contramedidas propuestas e integración del ASIC en un sistema compatible con IoT para evaluar la mejora en seguridad e implantación en sistemas real.

MINES-SVM
Microelectrónica para Instrumentación Espacial: ASIC del Sensor de Viento de MEDA
IP: Servando Espejo Meana
[+]
Tipo: Proyecto de investigación
Referencia: ESP2016-79612-C3-3-R
Financia: Ministerio de Economía, Industria y Competitividad
Fecha de inicio: 30/12/2016
Fecha de fin: 29/12/2019
Total concedido: 266.200,00 €
Resumen: El subproyecto MINES-SVM tiene objetivos específicos muy concretos, dentro del proyecto coordinado M3EC, relacionados con el desarrollo del ASIC de señal mixta necesario para el sensor de viento de MEDA, que se embarcará en la misión Mars2020 de NASA. Actualmente, abril de 2016, existe un prototipo operativo en fase avanzada de testado funcional, como resultado de proyectos y contratos anteriores, que podría satisfacer las especificaciones y necesidades del instrumento. La tecnología empleada para el diseño y fabricación del ASIC es CMOS estándar, de 0,35 micrómetros. Dicha tecnología fue caracterizada previamente para su uso espacial por el equipo de investigación, también en el marco de proyectos anteriores.
El ASIC de MEDA realiza funciones de "front-end" analógico para sensores de temperatura basados en resistencias de platino y termopilas, y lazos sigma-delta de control térmico y medida de potencia. Esto incluye la adaptación de señal y posterior conversión a digital, así como la configuración y comunicación de los datos mediante una entrefase digital estándar. El diseño hace uso de técnicas de endurecimiento por diseño frente a la radiación (RHBD), incluyendo redundancias funcionales y técnicas de layout específicas.
En este marco, el primero de los objetivos de MINES-SVM es terminar el testado y la validación para uso espacial de este ASIC. Esto incluye la terminación de las pruebas eléctricas funcionales, así como pruebas de resistencia a radiación y de comportamiento a bajas y altas temperaturas.
El ASIC debe ser refabricado para conseguir el número mínimo de muestras necesario para el proceso formal de "screening" asociado con su uso espacial. Aprovechando esta refabricación, y en función de los resultados del testado funcional y las pruebas de resistencia a radiación y a bajas temperaturas, podrán introducirse refinamientos menores en el diseño. En cualquier caso, la versión final del ASIC deberá ser cualificada para su uso espacial, con su encapsulado definitivo, siguiendo procesos formales a cargo de agentes externos. Para ello, será necesario diseñar diversos sistemas de testado para las pruebas funcionales de validación eléctrica, para las de resistencia a la radiación (tanto TID como SEEs), de bajas temperaturas, y las pruebas de vida del ASIC. El segundo objetivo de MINES-SVM es la integración del ASIC en los módulos de ingeniería y de vuelo del sensor de viento, y la calibración del sistema de medida completo. Igualmente, será necesario integrar el sensor de viento en el rover completo, atendiendo a posibles efectos en la calibración del instrumento.
Como resultado principal, el disponer de un ASIC de estas características, validado para espacio, supondrá una ventaja competitiva evidente para futuras misiones y diseños similares.
Como resultado colateral, el subproyecto consolidará la capacidad de diseño microelectrónico para espacio a nivel nacional. Las tecnologías involucradas son identificadas como críticas a nivel europeo, y engloban a la microelectrónica, electrónica discreta, materiales avanzados de encapsulado y mitigación de los efectos de la radiación en los sistemas electrónicos. En resumen, el objetivo de fondo es generar en el ámbito nacional una serie de recursos maduros y de altas prestaciones que permitan desarrollar instrumentos espaciales demandados por la comunidad científica nacional e internacional, o en otros ámbitos tradicionalmente ligados al espacio como los de Seguridad y Defensa.

IPANEMA
Sistema integrado para neuroestimulacion óptica con captura de respuesta bioelectrica mediante matriz de sensores
IP: Manuel Delgado Restituto
[+]
Tipo: Proyecto de investigación
Referencia: TEC2016-80923-P
Financia: Ministerio de Economía, Industria y Competitividad
Fecha de inicio: 01/01/2017
Fecha de fin: 29/12/2019
Total concedido: 145.200,00 €
Resumen: El propósito de este Proyecto es proporcionar las tecnologías microelectrónicas necesarias para la miniaturización e integración de un sistema inteligente de estimulación neuronal basado en optogenética que sirva de vehículo experimental para el desarrollo de nuevos procedimientos en el campo de la neurobiología y, en última instancia, para la concepción de nuevas neuroprótesis, más focal izadas y seguras para el tratamiento de diferentes patologías del sistema nervioso (déficits sensoriales, desordenes cerebrales, dolor crónico, etc). Dentro de este marco, nuestro objetivo se centrará en la implementación fiable y eficiente de un mecanismo en lazo cerrado que, basado en el registro de la actividad eléctrica de las células fotoestimuladas, permita una actuación eficaz y no lesiva utilizando técnicas optogenéticas. Este procedimiento de retroalimentación en tiempo real facilitará la adaptación del sistema a los posibles cambios plásticos del tejido nervioso y, por tanto, abrirá las puertas para la implementación de neuroprótesis de gran robustez y durabilidad, además de ajustables a cada paciente durante su periodo de uso.
El sistema a desarrollar será escalable y reconfigurable con el número de electrodos de captura electrofisiológica y de fuentes de estimulación óptica (se trata, pues de un sistema de control MIMO) y permitirá, bien la activación directa de fuentes LEOs ligadas a la sonda o bien, el control sobre una fuente luminosa externa a través de una pasarela de datos. En el primero de los casos, las fuentes LEOs podrán estar bien en contacto directo con el tejido (micro LEOs encastrados en la sonda) o bien usarán fibras ópticas como soporte de la estimulación. Para simplificar la interacción con el sistema, la transferencia de datos hacia/desde el dispositivo completo de estimulación y registro se hará de forma inalámbrica.
De acuerdo con el concepto a desarrollar en el Proyecto, la implementación del sistema comportará la realización de dos Circuitos Integrados de Aplicación Específica (ASICs) y el empleo de algunos componentes comerciales (esencialmente, un microcontrolador para la supervisión del lazo de retroalimentación y un transceptor inalámbrico de ultra-bajo consumo, que pueden estar integrados en un solo chip). Un primer ASIC, denominado ASIC de estimulación, integrará la circuitería de estimulación óptica, mientras que un segundo ASIC, denominado ASIC de adquisición, integrará toda la circuitería de registro, procesado y comunicaciones, así como su propia unidad de gestión de potencia. Se opta por esta solución multi-chip en lugar de una única integración monolítica, con objeto de aumentar la fiabilidad del sistema, reducir la posibilidad de fallos y mejorar las prestaciones de la etapa de adquisición de actividad neuronal que, de otra forma, se vería afectada por las conmutaciones en la circuitería de estimulación.
Los ASICs serán fabricados en una tecnología CM OS de bajo coste de O.18um, y serán testados tanto individualmente como combinados en la plataforma final del sistema. La caracterización de los prototipos contemplará verificaciones de señal-mixta y ópticas, usando las premisas disponibles en nuestro laboratorio. Así mismo, se planificará la validación con mediciones in vitro e in vivo, a realizar en Institutos de Bioingeniería con los que el grupo solicitante mantiene acuerdos de colaboración.

TOGETHER
Dispositivos, circuitos y arquitecturas fiables y de bajo consumo para IoT
IP: Francisco V. Fernández Fernández / Rafael Castro López
[+]
Tipo: Proyecto de investigación
Referencia: TEC2016-75151-C3-3-R
Financia: Ministerio de Economía, Industria y Competitividad
Fecha de inicio: 30/12/2016
Fecha de fin: 29/12/2019
Total concedido: 240.911,00 €
Resumen: El paradigma de "Internet of Things" (IoT) revolucionará el mundo que nos rodea mediante la integración de la micro/nanoelectrónica en objetos de uso cotidiano conectados a Internet y, por tanto, accesibles desde cualquier punto. La implementación de esta visión requiere numerosos avances tecnológicos, a fin de conseguir dispositivos que sean fiables, de bajo coste y con muy bajo consumo de energía. Estos avances precisan una aproximación multinivel que abarque los niveles de dispositivo, circuito y arquitectura. En consecuencia, se requiere la colaboración de diversos grupos con experiencia investigadora complementaria para aprovechar las prestaciones que las nuevas estructuras y dispositivos electrónicos pueden ofrecer en circuitos y arquitecturas que cumplan los estrictos requerimientos del paradigma IoT. En base a esta premisa, investigadores de fiabilidad de dispositivos (UAB) y de diseño de circuitos analógicos y digitales (IMSE y UPC) trabajarán juntos en este proyecto con el objetivo de diseñar circuitos y sistemas de bajo consumo y tolerantes a variabilidad.
Este objetivo general se concreta en varias líneas de trabajo. A nivel de dispositivo, se trabajará en la caracterización estadística y multiescala de la variabilidad en dispositivos CMOS avanzados, con la finalidad de desarrollar modelos compactos de dispositivos en los que se apoyará el diseño de circuitos mediante el desarrollo de una herramienta de simulación adecuada. Asimismo, se estudiarán dispositivos emergentes (como memristores y dispositivos con grafeno) para evaluar su idoneidad como componentes en los circuitos y sistemas para IoT. A nivel de circuito y sistema, se trabajará en metodologías de diseño y diseño de circuitos AMS/RF y digitales con énfasis en la tolerancia a la variabilidad y en el consumo de energía. En cuanto a la variabilidad, su impacto se va a reducir, por un lado, utilizando las grandes posibilidades que ofrece la gestión de la tensión de substrato de la tecnología FDSOI (característica que también se explotará para circuitos RF desde un punto de vista funcional) y, por otro, desarrollando metodologías de diseño que consideren y reduzcan la variabilidad en circuitos y sistemas AMS/RF. Adicionalmente, se va a explotar la variabilidad en dispositivos CMOS y memristivos para la implementación de primitivas criptográficas. Desde el punto de vista de bajo consumo, se van a desarrollar metodologías jerárquicas de diseño automatizado de circuitos AMS/RF eficientes en energía. Asimismo, se diseñarán circuitos AMS/RF y digitales con consumo ultra-bajo de energía y se estudiarán estrategias no convencionales de sistemas de cómputo y arquitecturas non-von Neumann. Finalmente, se van a investigar y proponer nuevas arquitecturas de circuitos para computación basados en dispositivos emergentes (memristores), tanto en su combinación con FETs convencionales, como en arquitecturas neuromórficas. Las innovaciones propuestas en el proyecto en las áreas de dispositivos, técnicas de diseño, circuitos y arquitecturas fiables y de consumo extremadamente bajo proporcionarán una ventaja competitiva en numerosas aplicaciones y mercados, lo que respalda la relevancia del proyecto desde los puntos de vista social, industrial y económico. Este hecho, junto con la experiencia del consorcio, anticipa publicaciones y transferencia de resultados.

iCAVEATS
Integración de componentes y arquitecturas para la visión embebida en aplicaciones de transporte y seguridad
IP: Ricardo Carmona Galán web
[+]
Tipo: Proyecto de investigación
Referencia: TEC2015-66878-C3-1-R
Financia: Ministerio de Economía y Competitividad
Fecha de inicio: 01/01/2016
Fecha de fin: 31/12/2018
Total concedido: 197.714,00 €
Resumen: Este proyecto tiene como intención capitalizar el conocimiento previo de nuestros grupos de investigación mediante el desarrollo de una librería de componentes y arquitecturas en hardware compatibles con un determinado esquema de implementación de sistemas de visión integrados, de propósito general y con bajo consumo de potencia. En esta librería incorporaremos bloques de procesamiento a bajo y medio nivel, nuevas capacidades sensoras como el conteo de fotones o la estimación directa e indirecta del tiempo de vuelo, y aspectos de sistema como la gestión de la energía y la interfaz con otros chips de procesamiento digital de señal. Exploraremos alternativas tecnológicas que permitan una implementación eficiente de las funciones definidas en el estándar OpenVX, de modo que resulten transparentes al desarrollador de aplicaciones y al programador de algoritmos de visión artificial.
Para demostrar la utilidad de esta metodología vamos a construir un sistema de visión en un único chip para aplicaciones de transporte y seguridad, y desarrollaremos entornos de demostración que nos permitan exponer el potencial de esta aproximación a la visión embebida.

COGNET
Sistema de vision cognitiva por eventos. Extension a audio con fusion sensorial
IP: Teresa Serrano Gotarredona
[+]
Tipo: Proyecto de investigación
Referencia: TEC2015-63884-C2-1-P
Financia: Ministerio de Economía y Competitividad
Fecha de inicio: 01/01/2016
Fecha de fin: 30/06/2020
Total concedido: 197.956,00 €
Resumen: El objetivo global de COGNET es avanzar en el estado de desarrollo tecnológico y teórico de los sistemas de sensado y procesamiento basados en eventos y demostrar su validez para resolver problemas prácticos de forma más eficiente que con tecnologías convencionales. En concreto,  en el proyecto COGNET abordaremos los sistemas de sensado de visión y audición  basados en eventos, los sistemas de reconocimiento de información visual y auditiva basados en eventos y su entrenamiento off-line y on-line, y la combinación de la información visual y auditiva para realizar tareas de reconocimiento multisensorial en tiempo real.  En COGNET,  pretendemos demostrar la superioridad de la tecnología basada en eventos en dos casos prácticos. El primero es la detección de obstáculos en pocos milisegundos para un vehículo circulando a alta velocidad basada en visión binocular, y el segundo es el reconocimiento de habla con guiado visual en un entorno ruidoso.

n-PATETIC
Nuevos paradigmas para el test de circuitos integrados de señal mixta
IP: Adoración Rueda Rueda
[+]
Tipo: Proyecto de investigación
Referencia: TEC2015-68448-R
Financia: Ministerio de Economía y Competitividad
Fecha de inicio: 01/01/2016
Fecha de fin: 31/08/2019
Total concedido: 196.020,00 €
Resumen: Este proyecto pretende el desarrollo de soluciones de test de bajo coste, fiables y verificables para circuitos analógicos, de señal mixta y de radio-frecuencia (AMS-RF). Capitalizando el conocimiento del diseñador experto sobre los procesos de diseño de dichos circuitos y sobre las limitaciones de las técnicas de test desarrolladas hasta hoy, pretendemos buscar nuevos paradigmas de test que permitan abandonar con seguridad los métodos de test funcionales completos tradicionales. Pretende así contribuir a la disminución del coste de test que representa hoy en día cerca de la mitad del coste de fabricación de un circuito complejo. Nos centraremos en métodos funcionales alternativos y en métodos de test indirectos. Los primeros medirán parámetros funcionales pero con técnicas menos costosas que las estándares, relajando así los requerimientos de los equipos de test. Los segundos, estarían orientados a la detección de defectos, y parten de la base de considerar que el circuito es correcto por construcción y lo que se busca con el test son indicios de su posible degradación. Este puede ser un cambio paradigmático de consecuencias muy relevantes en los productos electrónicos actuales; si el proyecto da los frutos esperados, esta metodología podría tener un impacto similar en los circuitos AMS-RF al que tuvo la introducción del Boundary-Scan en los circuitos digitales.
Dado que es extremadamente complejo validar de manera fiable una técnica de test antes de la fabricación en masa de los circuitos, pretendemos también en este proyecto abordar la problemática de la verificación del test, desarrollando modelos de comportamiento orientados a facilitar dicha verificación de forma rápida y eficiente.
En este contexto el proyecto pretende abordar tres objetivos generales:
1. Capitalizar la información del proceso de diseño y verificación de circuitos AMS-RF, generando una documentación y/o modelado al servicio del desarrollo de los nuevos paradigmas de test que representen mejoras significativas al compromiso calidad/test. Se trata de explorar cómo podemos formalizar y sistematizar lo que conocemos del circuito para elaborar test robustos y fiables.
2. Desarrollar soluciones de test fiables y verificables para dichos circuitos. El cambio de un paradigma de test funcional, en el que se miden las prestaciones de los circuitos para compararlas con sus especificaciones mediante procesos estándares, a un paradigma de test indirecto, en el que la decisión de aceptar o rechazar un circuito se toma en base a las desviaciones de algunas firmas, encierra un potencial de reducción de coste considerable.
3. Explorar y desarrollar metodologías sistemáticas para test funcionales de bajo coste no sólo para la validación de productos en la fase post-fabricación, sino también con vista a su aplicación en esquemas BIST para un test on-line.
Como vehículos para la prueba de concepto usaremos prioritariamente prototipos CMOS ya realizados por el equipo solicitante, en concreto, convertidores Analógico-Digitales (ADC) de altas prestaciones (> 12bits y hasta 100MS/s) y bloques constitutivos de front-ends RF para transceptores inalámbricos. Algunos de estos diseños tendrán que ser adaptados para la incorporación de circuitería adicional que facilite la accesibilidad a ciertas señales, así como para la implementación de las técnicas DfT o BIST derivadas de los nuevos paradigmas de test desarrollados.

ID-EO
Diseño de hardware cripto-biométrico para cifrado y autenticación de video
IP: Iluminada Baturone Castillo / Piedad Brox Jiménez web
[+]
Tipo: Proyecto de investigación
Referencia: TEC2014-57971-R
Financia: Ministerio de Economía y Competitividad
Fecha de inicio: 01/01/2015
Fecha de fin: 31/12/2018
Total concedido: 187.550,00 €
Resumen: Puesto que cada vez más los individuos y dispositivos (portátiles, tablets, smartphones, cámaras, etc.) están interconectados a través de redes de uso público, es primordial garantizar que la información intercambiada (muchas veces multimedia) procede realmente de los individuos y dispositivos que deben generarla, almacenarla o procesarla. La generación de claves criptográficas a partir de la naturaleza intrínseca de dispositivos o individuos no sólo permite asegurar sus identidades digitales cuando acceden o proporcionan una información sino también hacer uso de técnicas de cifrado y autenticación de la información intercambiada que las vinculan a esas identidades difícilmente suplantables.
Puesto que un sistema criptográfico es tan seguro como lo sea su clave, existe un creciente interés por aumentar la seguridad de las claves criptográficas mediante el uso de hardware específico, en vez de sólo contar con soluciones software. Por eso en el Proyecto ID-EO se diseñarán módulos hardware digitales (cripto-módulos) que no almacenarán claves sino que las generarán cuando sean necesarias, siempre que participe el dispositivo o individuo auténtico para generarlas. Además serán capaces de generar identificadores y números verdaderamente aleatorios. Los módulos ofrecerán diversificación porque podrán generar claves diferentes a partir de la misma identidad. También ofrecerán revocabilidad porque si una clave es comprometida, se generará otra nueva en un nuevo proceso de registro.
El diseño de cripto-módulos capaces de ofrecer esa funcionalidad encontraría un abanico de aplicaciones muy amplio. En particular, encontrarían un nicho de aplicación natural en sistemas empotrados de visión porque los configurarían como 'cadenas de confianza', asegurando la autenticidad del propio sistema así como la confidencialidad, privacidad e integridad del vídeo captado y procesado por el sistema. Hoy en día la proliferación de las tecnologías web y las comunicaciones ha creado un entorno en el que se cuestiona la seguridad de las imágenes y vídeos que se transmiten o almacenan en canales abiertos. Por eso en el Proyecto ID-EO se diseñarán sistemas empotrados de visión de plena confianza, capaces de cifrado selectivo y de autenticación de vídeo en tiempo real y con un coste reducido en consumo de recursos y potencia.

TRANSFERENCIA CONOCIMIENTO
Transferencia de conocimiento y de tecnología microelectrónica sobre cripto-biometría multi-modal
IP: Iluminada Baturone Castillo
[+]
Tipo: Actividades de transferencia
Referencia: 5926
Financia: Junta de Andalucía
Fecha de inicio: 01/02/2020
Fecha de fin: 31/01/2021
Total concedido: 38.015,00 €
Resumen: Resumen no disponible

OFICINA PROYECTO
Implantación de un servicio de vigilancia tecnológica para la promoción y comercialización de las tecnologías desarrolladas en el Instituto de Microelectrónica de Sevilla (IMSE-CNM)
IP: Santiago Sánchez Solano web
[+]
Tipo: Actividades de transferencia
Referencia: 5877
Financia: Junta de Andalucía
Fecha de inicio: 01/11/2019
Fecha de fin: 30/04/2021
Total concedido: 54.466,67 €
Resumen: El objetivo común de las actuaciones para las que se solicita esta ayuda es aumentar la transferencia a la industria y a la sociedad de los resultados de la investigación desarrollada en el Instituto de Microelectrónica de Sevilla, como base para la mejora de procesos y productos y para el desarrollo de aplicaciones específicas. Para ello se planea la creación de una Unidad de Proyectos y Transferencia con tareas específicas de prospección, difusión, apoyo y fomento de actividades de transferencia.

La puesta en marcha de esta iniciativa obedece a dos motivaciones de distinta naturaleza. Por una parte, se persigue incrementar el retorno de las inversiones y garantizar la transferencia de resultados generados en el Instituto, aumentar su visibilidad en el sector industrial y promover el uso de sus infraestructuras por grupos de investigación externos, así como intensificar la participación en programas de investigación y desarrollo enfocados a la colaboración entre entidades públicas y privadas. Por otra, el centro pretende cumplir su función como Agente del Sistema Andaluz del Conocimiento especializado en el área de la Microelectrónica, poniendo a disposición de las empresas andaluzas los servicios y tecnologías necesarios para el desarrollo de productos innovadores.

NEURO-RADIO
Radio cognitiva embebida con aprendizaje neuronal
IP: Luis A. Camuñas Mesa
[+]
Tipo: Proyecto de investigación
Referencia: US-1260118
Financia: Junta de Andalucía
Fecha de inicio: 01/02/2020
Fecha de fin: 31/01/2022
Total concedido: 30.000,00 €
Resumen: Resumen no disponible

CRYPTOHARDWEAR
Soluciones hardware para afrontar los nuevos retos criptográficos de dispositivos wearables
IP: Iluminada Baturone Castillo
[+]
Tipo: Proyecto de investigación
Referencia: US-1265146
Financia: Junta de Andalucía
Fecha de inicio: 01/02/2020
Fecha de fin: 31/01/2022
Total concedido: 89.950,00 €
Resumen: Resumen no disponible

SPADARCH
Flexible SPAD-Based CMOS Chip Architectures for Time Correlated Single Photon Counting
IP: Juan A. Leñero Bardallo
[+]
Tipo: Proyecto de investigación
Referencia: US-1264940
Financia: Junta de Andalucía
Fecha de inicio: 01/02/2020
Fecha de fin: 31/01/2022
Total concedido: 90.000,00 €
Resumen: El proyecto SPADARCH propone avances en una línea de investigación ya consolidada dentro del grupo de investigación TIC-179. Esta línea de trabajo se fundamente en el desarrollo de sensores de imagen basados en SPADs (Single Photon Avalanche Diodes). Estas estructuras permiten, entre otras cosas, medir el tiempo de vuelo (TOF) de fotones para calcular la profundidad de objetos, detectar la presencia de fotones individualmente y trabajar en condiciones de muy baja iluminación. El proyecto SPADARCH contempla avanzar en el desarrollo de sensores de imagen basados en SPADs a varios niveles:

- Nivel físico, mediante el diseño de SPADs a bajo nivel.

- Nivel de píxel, mediante el desarrollo de nuevas arquitecturas.

- Nivel de sensor, mediante la implementación de circuitos periféricos que mejoren la operación de los sensores a desarrollar.

- Nivel de post-procesamiento, mediante el desarrollo de algoritmos que permitan extraer información relevante de la escena visual.

- Nivel de aplicación, orientando los desarrollos hacia aplicaciones o contextos de aplicación específicos.

SMART CIS3D
Sensores de imagen CMOS inteligentes para la estimación del tiempo de vuelo y análisis de imágenes 3D embebido
IP: Ángel Rodríguez Vázquez
[+]
Tipo: Proyecto de investigación
Referencia: P12-TIC-2338 MO
Financia: Junta de Andalucía
Fecha de inicio: 30/01/2014
Fecha de fin: 30/06/2019
Total concedido: 239.894,00 €
Resumen: El proyecto aborda el diseño de sensores capaces de simultanear la adquisición de imágenes 2D, mapas de intensidades, con imágenes 3D, profundidad de las imágenes. Aquí se consideran distintas aproximaciones que incluyen el estudio de dispositivos sensores tipo 'Single Photon Avalanche Diode' y se aborda de forma sistemática la incorporación de inteligencia en sensores de imagen 3D. Se trata de conseguir la adaptación de la respuesta a la imagen captada y el procesamiento y la extracción in-situ de la información contenida en las imágenes.
El Proyecto aborda todos los niveles del diseño de los sensores, desde los dispositivos de captación de luz hasta los chips demostradores, pasando por los circuitos de los pixeles, los de lectura y conversión y los que confieren inteligencia al sensor. Respecto a la inteligencia, exploraremos el uso de arquitecturas con píxeles multi-función y procesamiento distribuido tipo 'multi-core', en línea con la experiencia y trayectoria previa del equipo. Pondremos énfasis en el desarrollo de arquitecturas re-usables con procesadores topográficos distribuidos de forma heterogénea. En estas soluciones arquitecturales las estructuras de procesamiento se distribuyen por el sensor con una escala diferente a la de los píxeles de sensado propiamente dichos, y se asignan dinámicamente en base a la identificación de puntos salientes y características principales de las imágenes que son evaluadas 'on-line' por el propio sensor.

FLEXICS
Técnicas de diseño de circuitos y sistemas micro-nanoelectrónicos flexibles y reconfigurables de bajo consumo y bajo coste aplicados a comunicaciones inalámbricas
IP: Francisco V. Fernández Fernández
[+]
Tipo: Proyecto de investigación
Referencia: P12-TIC-1481
Financia: Junta de Andalucía
Fecha de inicio: 30/01/2014
Fecha de fin: 16/02/2019
Total concedido: 181.492,50 €
Resumen: El vertiginoso desarrollo de los sistemas de comunicaciones ha sido posible gracias al incesante avance de los circuitos micro/nanoelectrónicos. Aunque el dominio de los circuitos digitales es abrumador, no es menos cierto que los circuitos analógicos, señal mixta y radiofrecuencia (AMS/RF) juegan un papel fundamental en la interfaz de los circuitos digitales con el mundo exterior, ya sea para sensar señales, actuar o transmitir señales en un canal de comunicación.
Entre otros factores, la evolución de las tecnologías electrónicas ha sido posible gracias al desarrollo de herramientas y técnicas de diseño AMS/RF, aunque bien es cierto que este desarrollo ha ido muy por detrás de sus homólogas digitales. Sin embargo, factores ligados al escalado tecnológico, las demandas de mayor flexibilidad y reconfigurabilidad, la mayor variabilidad de los procesos, la degradación de los dispositivos durante su operación, el incremento de complejidad, la demanda de mayores prestaciones y los nuevos desafíos de negocio están poniendo en fuertes aprietos los paradigmas existentes. De hecho la agenda de investigación estratégica de la European Technology Platform on Nanoelectronics establece que las Técnicas y Herramientas de Diseño, y dentro de ellas, aquellas dedicadas a circuitos AMS/RF, constituyen un dominio tecnológico a priorizar si se quieren conseguir los objetivos previstos en salud, transporte, seguridad, energía y comunicaciones en el horizonte del año 2020.
En este proyecto pretendemos abordar estos retos mediante el desarrollo de nuevas técnicas de diseño, introduciendo novedosas técnicas de modelado y síntesis de circuitos que nos permitan diseñar circuitos más allá del estado del arte actual, así como nuevas arquitecturas y topologías de circuitos que faciliten la incorporación de mayor flexibilidad y reconfigurabilidad, tomando como campo de aplicación y demostración las comunicaciones inalámbricas de nueva generación. Para ello, se profundizará en la generación y aplicación de los frentes de prestaciones (modelos que muestran los mejores compromisos entre prestaciones), definiendo un nuevo concepto, que denominamos meta-frente. Este nuevo concepto permitirá la incorporación de información crucial en el proceso de diseño, más allá de las prestaciones del circuito. Así, el meta-frente incluirá la variabilidad derivada de la tecnología de fabricación, la deriva paramétrica a lo largo del ciclo de vida de los circuitos y los parásitos asociados a la implementación física, añadiendo además la flexibilidad y reconfiguración necesaria para adaptarse a nuevas condiciones de operación. Además, abordaremos la exploración de arquitecturas/bloques de circuito flexibles y el desarrollo de nuevas estrategias de síntesis, que hagan uso de estas técnicas de modelado de prestaciones, y de la información que aportan, para conseguir el diseño balanceado en cuanto a consumo de energía y coste.
Como demostrador hardware del proyecto se diseñará y fabricará una cadena de recepción flexible, reconfigurable de forma continua en la banda de 800 MHz a 6 GHz, con anchos de banda desde 100KHz a 100MHz y rangos dinámicos de 50dB a 75dB, cubriendo así las especificaciones de todos los estándares de comunicación en dicha banda (GSM, UMTS, BT, GPS, DVB-H, WLAN, Wimax, LTE etc.), con mínimo consumo y mínimo coste, además de poder adaptarse a distintas condiciones de operación. Las ventajas de las nuevas técnicas se demostrarán además mediante su aplicación al diseño de un convertidor de datos multi-estándar, un amplificador de bajo ruido reconfigurable y un circuito en explotación comercial, diseñados con técnicas previamente existentes y cuyos datos de caracterización experimental están disponibles.

 
APPROVIS3D
Analog PROcessing of bioinspired VIsion Sensors for 3D reconstruction
IP: Teresa Serrano Gotarredona
[+]
Tipo: Proyecto de investigación
Referencia: CHIST-ERA 2018-ACAI, Ref: PCI2019-111826-2
Financia: Unión Europea
Fecha de inicio: 01/04/2020
Fecha de fin: 31/03/2023
Total concedido: 149.772,00 €
Resumen: APROVIS3D project targets analog computing for artificial intelligence in the form of Spiking Neural Networks (SNNs) on a mixed analog and digital architecture. The project includes including field programmable analog array (FPAA) and SpiNNaker applied to a stereopsis system dedicated to coastal surveillance using an aerial robot. Computer vision systems widely rely on artificial intelligence and especially neural network based machine learning, which recently gained huge visibility. The training stage for deep convolutional neural networks is both time and energy consuming. In contrast, the human brain has the ability to perform visual tasks with unrivalled computational and energy efficiency. It is believed that one major factor of this efficiency is the fact that information is vastly represented by short pulses (spikes) at analog -not discrete-times. However, computer vision algorithms using such representation still lack in practice, and its high potential is largely underexploited. Inspired from biology, the project addresses the scientific question of developing a lowpower, end-to-end analog sensing and processing architecture of 3D visual scenes, running on analog devices, without a central clock and aims to validate them in real-life situations. More specifically, the project will develop new paradigms for biologically inspired vision, from sensing to processing, in order to help machines such as Unmanned Autonomous Vehicles (UAV), autonomous vehicles, or robots gain high-level understanding from visual scenes. The ambitious long-term vision of the project is to develop the next generation AI paradigm that will eventually compete with deep learning. We believe that neuromorphic computing, mainly studied in EU countries, will be a key technology in the next decade. It is therefore both a scientific and strategic challenge for the EU to foster this technological breakthrough. The consortium from four EU countries offers a unique combination of expertise that the project requires. SNNs specialists from various fields, such as visual sensors (IMSE, Spain), neural network architecture and computer vision (Uni. of Lille, France) and computational neuroscience (INT, France) will team up with robotics and automatic control specialists (NTUA, Greece), and low power integrated systems designers (ETHZ, Switzerland) to help geoinformatics researchers (UNIWA, Greece) build a demonstrator UAV for coastal surveillance (TRL5). Adding up to the shared interest regarding analog based computing and computer vision, all team members have a lot to offer given their different and complementary points of view and expertise. Key challenges of this project will be end-to-end analog system design (from sensing to AIbased control of the UAV and 3D coastal volumetric reconstruction), energy efficiency, and practical usability in real conditions. We aim to show that such a bioinspired analog design will bring large benefits in terms of power efficiency, adaptability and efficiency needed to make coastal surveillance with UAVs practical and more efficient than digital approaches.

SPINAGE
Weighted Spintronic-Nano-Oscillator-based Neuromorphic Computing System Assisted by laser for Cognitive Computing
IP: Teresa Serrano Gotarredona
[+]
Tipo: Proyecto de investigación
Referencia: H2020-FETOPEN-2020-01-899559
Financia: Unión Europea
Fecha de inicio: 01/09/2020
Fecha de fin: 31/08/2024
Total concedido: 437.577,00 €
Resumen: The brain is a highly complex, high performance and low energy computing system due to its massive parallelism and intertwined network, which outperforms the current computers by orders of magnitudes, especially for cognitive computing applications. A large effort has been made into understanding the computing and mimicking the brain into an artificial implementation, so-called neuromorphic computing that has received much attention thanks to the advances in novel nanoscale technologies. The current implementation of the neuromorphic computing systems (NCS) using Complementary Metal-Oxide-Semiconductor (CMOS) technologies has 5-6 orders of magnitude lower performance (operation/sec/Watt/cm3) compared to the brain. Spintronic devices, using the spin of the electron instead of its charge, have been considered one of the most promising approaches for implementing not only memories but also NCSs leading to a high density, high speed, and energy-efficiency. The main goal of SpinAge is to realize a novel NCS enabling large-scale development of braininspired devices outclassing the performance of current computing machines. This will be achieved by the novel structures using spintronics and memristors, on-chip laser technology, nano electronics and finally advanced integration of all these technologies. We expect this unprecedented combination of emerging technologies will lead to at least 4-5 orders of magnitude better performance than the state-of-the-art CMOS-based NCSs. The approach taken in SpinAge is to implement synaptic neurons using novel nanoscale weighted spin-based nanooscillators, assisted by a low-energy laser pulse irradiation from an integrated plasmonic laser chip, integrated all with the CMOS interfacing electronics for a proof-of-concept of a 16x16 NCS for cognitive computing applications. Our breakthrough platform technology will demonstrate EU leadership of advanced neuromorphic computing.

MEM-SCALES
Memory technologies with multi-scale time constants for neuromorphic architectures
IP: Bernabé Linares Barranco
[+]
Tipo: Proyecto de investigación
Referencia: H2020-ICT-2019-2-871371
Financia: Unión Europea
Fecha de inicio: 01/01/2020
Fecha de fin: 31/12/2022
Total concedido: 569.926,00 €
Resumen: The project MeM-Scales aims at lifting neuromorphic computing in analog spiking microprocessors to an entirely new level of performance. Work in this project is based on a dedicated commitment that novel hardware and novel computational concepts must be co-evolved in a close interaction between nano-electronic device engineering, circuit and microprocessor design, fabrication technology and computing science (machine learning and nonlinear modeling). A key to reflecting ‘hardware physics ’ in ‘computational function ’ and vice versa is the fundamental role played by multiple timescales. Here MeM-Scales introduces a number of innovations. On the side of physical substrates, novel memory and device technologies, supporting on-chip learning over multiple timescales for both synapses and neurons, will be fabricated. To enable timescales spanning up to 9 (!) orders of magnitude both volatile memory and non-volatile memory as well as Thin Film Transistor technology will be exploited. On the side of computational theory, autonomous learning algorithms and architectures supporting computation over these wide range of timescales will be developed. These computational methods are specifically tailored to cope with the low numerical precision, parameter drift, stochasticity, and device mismatch which are inherent in analog nano-scale devices. These cross-disciplinary efforts will lead to the fabrication of an innovative hardware/ software platform as a basis for future products which combine extreme power efficiency with robust cognitive computing capabilities. This new kind of computing technology will open new perspectives, for instance, for high-dimensional distributed environmental monitoring, implantable medical diagnostic microchips, wearable electronics or human-computer interfacing.

NEURONN
Two-Dimensional Oscillatory Neural Networks for Energy Efficent Neuromorphic computing
IP: Bernabé Linares Barranco Press Release
[+]
Tipo: Proyecto de investigación
Referencia: H2020-ICT-2019-2-871501
Financia: Unión Europea
Fecha de inicio: 01/01/2020
Fecha de fin: 31/12/2022
Total concedido: 589.440,00 €
Resumen: Neuro-inspired computing architectures are one of the leading candidates to solve complex and large-scale associative learning problems for AI applications. The two key building blocks for neuromorphic computing are the neuron and the synapse, which form the distributed computing and memory units. In the NeurONN project, we are proposing a novel neuroinspired computing architecture where information is encoded in the ‘phase’ of coupled oscillating neurons or oscillatory neural networks (ONN). Specifically, VO2 metal-insulator transition (MIT) devices and 2D memristors will be developed as neurons and synapses for hardware implementations. We predict VO2 MIT devices are up to 250X more energy efficient than state of the art digital CMOS based oscillators, where 2D memristors are up to 330X more energy efficient than state of the art TiO2 memristors. Moreover, the predicted energy efficiency gain of ONN architecture vs state of the art spiking neural network (SNN) architecture is up to 40X. Thus, NeurONN will showcase a novel and alternative energy efficient neuromorphic computing paradigm based on energy efficient devices and architectures. Such ONN will demonstrate synchronization and coupling dynamics for establishing collective learning behavior, in addition to desirable characteristics such as scaling, ultra-low power computation, and high computing performance. NeurONN aims to develop the first-ever ONN hardware platform (targeting two demonstrators) and complete with an ONN design methodology toolbox covering aspects from ONN architecture design to algorithms in order to facilitate adoption, testing and experimentation of ONN demonstrator chips by all potential users to unleash the potential of ONN technology.

HERMES
Hybrid Enhanced Regenerative Medicine Systems
IP: Teresa Serrano Gotarredona
[+]
Tipo: Proyecto de investigación
Referencia: H2020-FET-PROACT-2018-01-824164
Financia: Unión Europea
Fecha de inicio: 2019
Fecha de fin: 2023
Total concedido: 438.511,25 €
Resumen: Brain disorders are the most invalidating condition, exceeding HIV, cancer and heart ischemia, with significant impact on society and public health. Regenerative medicine is a promising branch of health science that aims at restoring brain function by rebuilding brain tissue. However, repairing the brain is one of the hardest challenges and we are still unable to effectively rebuild brain matter. Epilepsy is particularly challenging due to its dynamic nature caused by the relentless brain damage and aberrant rearrangements of brain rewiring. To overcome the biological uncertainty of canonical regenerative approaches, we propose an innovative solution based on intelligent biohybrids, made by the symbiotic integration of bioengineered brain tissue, neuromorphic microelectronics and artificial intelligence, to effectively drive self-repair of dysfunctional brain circuits and we validate it against animal models of epilepsy. HERMES fosters the emergence of a novel biomedical paradigm, rooted in the use of biohybrid neuronics (neural electronics), which we name enhanced regenerative medicine. To this end, HERMES will promote interdisciplinary cross-fertilization within and outside the consortium; it will extend the concepts of enhanced brain regeneration to philosophy, ethics, policy and society to foster the emergence of a new innovation eco-system. Intelligent biohybrids will represent a major breakthrough to advance brain repair research beyond regenerative medicine and neurotechnology alone; it will bring new knowledge in neurobiology, cognitive neuroscience and philosophy, and new neuromorphic technology and AI algorithms. HERMES will bring a giant conceptual leap that will shift the concept of biomedical interventions from treating to healing. In turn, it will potentially generate major returns on health care and society at large by bringing previously unimaginable possibilities to defeat disorders that represent today a global major burden of disease.

ACHIEVE
Advanced Hardware/Software Components for Integrated/Embedded Vision Systems
IP: Ricardo Carmona Galán web
[+]
Tipo: Proyecto de investigación
Referencia: 765866
Financia: Unión Europea
Fecha de inicio: 01/10/2017
Fecha de fin: 30/09/2021
Total concedido: 2.230.856,64 €
Resumen: ACHIEVE-ETN aims at training a new generation of scientists through a research programme on highly integrated hardware-software components for the implementation of ultra-efficient embedded vision systems as the basis for innovative distributed vision applications. They will develop core skills in multiple disciplines, from image sensor design to distributed vision algorithms, and at the same time they will share the multidisciplinary background that is necessary to understand complex problems in information-intensive vision-enabled aplliccations. Concurrently, they will develop a set of transferable skills to promote their ability to cast their research results into new products and services, as well as to boost their career solutions for emerging technology markets in Europe and worldwide but also to drive new businesses through engaging in related entrepreneurial activities. The consortium is composed of 6 academic and 1 insdustrial beneficiaries and 4 industrial partners. The training of the 9 ESRs will be achieved by the proper combination of excellent research, secondments with industry, specific courses on core and transferable skills, and academic-industrial workshops and networking events, all in compliance with the call´s objectives of international, intersectoral and interdisciplinary mobility.

NEURAM3
NEUral computing aRchitectures in Advanced Monolithic 3D-VLSI nano-technologies
IP: Teresa Serrano Gotarredona web
[+]
Tipo: Proyecto de investigación
Referencia: 687299
Financia: Unión Europea
Fecha de inicio: 01/01/2016
Fecha de fin: 30/06/2019
Total concedido: 483.220,00 €
Resumen: We propose to fabricate a chip implementing a neuromorphic architecture that supports state-of-the-art machine learning algorithms and spike-based learning mechanisms. With respect to its physical architecture this chip will feature an ultra low power, scalable and highly configurable neural architecture that will deliver a gain of a factor 50x in power consumption on selected applications compared to conventional digital solutions; and a monolithically integrated 3D technology in Fully-Depleted Silicon on Insulator (FDSOI) at 28nm design rules with integrated Resistive Random Access Memory (RRAM) synaptic elements;
We will complete this vision and develop complementary technologies that will allow to address the full spectrum of applications from mobile/autonomous objects to high performance computing coprocessing, by realising (1) a technology to implement on-chip learning, using native adaptive characteristics of electronic synaptic elements; and (2) a scalable platform to interconnect multiple neuromorphic processor chips to build large neural processing systems. The neuromorphic computing system will be developed jointly with advanced neural algorithms and computational architectures for online adaptation, learning, and high throughput on-line signal processing, delivering:
1. An ultra-low power massively parallel non von Neumann computing platform with non-volatile nano-scale devices that support on-line learning mechanisms.
2. A programming toolbox of algorithms and data structures tailored to the specific constraints and opportunities of the physical architecture.
3. An array of fundamental application demonstrations instantiating the basic classes of signal processing tasks.
The neural chip will validate the concept and be a first step to develop a European technology platform addressing from ultra-low power data processing in autonomous systems (Internet of Things) to energy efficient large data processing in servers and networks.

ECOMODE
Event-driven compressive vision for multimodal interaction with mobile devices
IP: Bernabé Linares Barranco web
[+]
Tipo: Proyecto de investigación
Referencia: 644096
Financia: Unión Europea
Fecha de inicio: 01/01/2015
Fecha de fin: 31/12/2018
Total concedido: 556.278,75 €
Resumen: The visually impaired and the elderly, often suffering from mild speech and/or motor disabilities, are experiencing a significant and increasing barrier in accessing ICT technology and services. Yet, in order to be able to participate in a modern, interconnected society that relies on ICT technologies for handling everyday issues, there is clear need also for these user groups to have access to ICT, in particular to mobile platforms such as tablet computers or smart-phones. The proposed project aims at developing and exploiting the recently matured and quickly advancing biologically-inspired technology of event-driven, compressive sensing (EDC) of audio-visual information, to realize a new generation of low-power multi-modal human-computer interface for mobile devices.
The project is based on two main technology pillars: (A) an air gesture control set, and (B) a vision-assisted speech recognition set. (A) exploits EDC vision for low and high level hand and finger gesture recognition and subsequent command execution; (B) combines temporal dynamics from lip and chin motion acquired using EDC vision sensors with the auditory sensor input to gain robustness and background noise immunity of spoken command recognition and speech-to-text input. In contrast to state-of-the-art technologies, both proposed human-computer communication channels will be designed to work reliably under uncontrolled conditions. Particularly, mobile devices equipped with the proposed interface technology will facilitate unrestricted outdoor use under uncontrolled lighting and background noise conditions. Furthermore, due to the sparse nature of information encoding, EDC excels conventional approaches in energy efficiency, yielding an ideal solution for mobile, battery-powered devices.
ECOMODE is committed to pave the way for industrialization of commercial products by demonstrating the availability of the required hardware and software components and their integrability into a mobile platform.

 
I-COOP+ 2019
Formación avanzada en técnicas de diseño de sistemas digitales como base para el fomento de la innovación y el desarrollo tecnológico en la sociedad cubana
IP: Santiago Sánchez Solano
[+]
Tipo: Proyecto de investigación
Referencia: COOPB20420
Financia: CSIC
Fecha de inicio: 01/01/2020
Fecha de fin: 31/12/2021
Total concedido: 23.958,00 €
Resumen: Los continuos avances de las tecnologías microelectrónicas han conducido al desarrollo de dispositivos hardware reconfigurables (FPGA) que proporcionan una variedad creciente de recursos para la implementación de sistemas digitales complejos, incluyendo aquellos que incorporan potentes sistemas de procesado que facilitan la realización de sistemas empotrados combinando elementos hardware y software sobre un único chip programable (SoPC). El diseño de este tipo de sistemas resulta clave para el desarrollo de las aplicaciones y servicios que sustentan la moderna Sociedad Digital, por lo que goza de una amplia relevancia internacional en la actualidad.
De forma paralela, en los últimos años también han aparecido nuevas metodologías y entornos de diseño basados en el uso de herramientas de síntesis de alto nivel (HLS) y de técnicas de codiseño hardware/software (SDSoC) que permiten llevar a cabo los procesos de descripción, simulación e implementación de sistemas digitales complejos con un nivel de abstracción muy superior a los precedentes, incrementando en gran medida la productividad de los diseñadores e impulsando el desarrollo de proyectos de innovación.
El objetivo fundamental de la acción propuesta es la formación de profesores universitarios y de investigadores cubanos en las novedosas técnicas de diseño de sistemas digitales basados en dispositivos hardware reconfigurables (FPGA y SoC FPGA), así como la incorporación de su enseñanza en los programas de máster y doctorado de perfil electrónico de universidades cubanas con el propósito de fomentar su utilización en el desarrollo de diversos proyectos de I+D+i que se beneficien de su introducción.
El fortalecimiento de las capacidades científico-técnicas de los grupos de investigación cubanos para el diseño y desarrollo de sistemas digitales empotrados sobre dispositivos reconfigurables aportará, como principales ventajas, la disminución de su dependencia tecnológica y el incremento de las actividades de innovación en infraestructuras básicas y sistemas de producción que favorezcan el crecimiento económico del país.

i-LINK 2019
Advancing in cybersecurity technologies
IP: Piedad Brox Jiménez
[+]
Tipo: Proyecto de investigación
Referencia: LINKA20216
Financia: CSIC
Fecha de inicio: 01/01/2020
Fecha de fin: 21/12/2021
Total concedido: 23.738,00 €
Resumen: In current digitalized socities, cybersecurity is crucial to protect and preserve the growing social and economic benefits of Information Communication Technlology (ICT) systems. The rapid implantation and proliferation of these systems, as well as society´s overwhelming reliance on them, has exposed its fragility and vulnerabilities against attacks. New solutions of cyber-defense require multidisciplinary research groups that analyze hardware, software, networks and data security, not as isolated elements, but taking into account that they interrelate with each other and, therefore, trusted chains must be provided for the entire system.
The main objective of this proposal is to develop, deploy and integrate novel cybersecurity technologies that ensure the integrity, resilience and reliability of ICT systems. To achieve this goal, the consortium integrates three complementary research teams specialized in network and software security (University of Tampere, Finland), system security (University of Michigan, USA), and cryptography and hardware security (CSIC). This project encourages the collaboration by means of the participation in seminars that promote the exchange of ideas, medium-term stays of researchers to validate the proposed techniques, and the definition of a strategic plan to hold this collaboration over time submitting project proposals to international competitive calls, as well as analyzing agreements with foreign institutions involved in this project to facilitate collaboration.

IndieTEST
Indirect test solutions for analog, mixed-signal, and RF integrated systems
IP: Gildas Léger
[+]
Tipo: Proyectos bilaterales
Referencia: PIC2016FR5
Financia: CSIC
Fecha de inicio: 01/01/2017
Fecha de fin: 31/12/2019
Total concedido: 10.000,00 €
Resumen: The combination of indirect test and built-In Self-Test (BIST) is a promising solution to mitigate the increasing cost of testing complex mixed-signal integrated systems. Indirect test replaces complex specification measurements by simpler signatures, and then uses moden data analysis algorithms to map these signatures onto the specification space. Signatures can be efficiently monitored by simple on-chip test instruments that can be integrated together with the system under test. Indirect test is then an interesting path to enable cost-effective BIST for mixed-signal systems. This PICS project has the goal of developing reliable and accurate built-in indirect test methods for complex mixed-signal systems. The project is structured into two interconnected research lines: a) Combining causal inference techniques with feature selection anda feature extraction algotirhms for indirect test, and b) Developing a feature-driven strategy for the definition of on-chip test instruments.

I-COOP+ 2016
Implementación hardware de protocolos criptográficos basados en curvas elípticas para protección de sistemas de intercambio de información
IP: Santiago Sánchez Solano
[+]
Tipo: Proyecto de investigación
Referencia: COOPA20141
Financia: CSIC
Fecha de inicio: 01/01/2017
Fecha de fin: 31/12/2018
Total concedido: 19.000,00 €
Resumen: El proyecto propuesto aborda el desarrollo e implementación de módulos hardware para acelerar el cálculo de emparejamientos bilineales sobre curvas elípticas ordinarias en el contexto de los protocolos criptográficos presentes en los sistemas de intercambio de información de efectivo electrónico.
Los elementos que inciden en el costo computacional del cálculo de emparejamientos bilineales sobre curvas elípticas pueden dividirse en cuatro niveles: la aritmética de los campos finitos; la aritmética de puntos de curva; los tipos de emparejamientos; y la integración de los emparejamientos en el contexto de un protocolo criptográfico específico. A partir de estos aspectos se identifican métodos adecuados a aplicar en el diseño de arquitecturas hardware para las operaciones involucradas en cada nivel que conduzcan a una implementación eficiente en cuanto a velocidad de respuesta, consumo de recursos y eficacia, del cálculo de los emparejamientos.
Los resultados del trabajo tendrán aplicabilidad directa en el proyecto "Mecanismos de protección en sistemas de intercambio de Información" que se desarrolla en la CUJAE y pueden resultar de gran impacto socioeconómico en Cuba.
La estrecha colaboración existente desde hace más de 15 años con el Grupo de investigación de Sistemas Digitales Empotrados de la CUJAE favorece la realización del presente proyecto.