Consejo Superior de Investigaciones Científicas · Universidad de Sevilla
 INICIO
INTRANET
esp    ing

 

 

 

Unidades de investigación » Diseño de circuitos integrados digitales y mixtos » Circuitos integrados digitales CMOS

Circuitos integrados digitales CMOS

Contacto:

Antonio J. Acosta Jiménez

acojimimse-cnmcsices

Palabras clave: diseño digital de altas prestaciones; ASICs; problemas de temporización; técnicas de bajo consumo y bajo ruido; diseño de celdas digitales

Descripción
Esta línea tiene como objetivo la implementación eficiente de circuitos integrados digitales de aplicaciones específicas (ASICs), siguiendo metodologías full-custom y de síntesis automática para front-end y back-end, en varios niveles de abstracción: a nivel de transistor, mediante el diseño de celdas básicas digitales; a nivel de puerta, mediante el desarrollo de soluciones óptimas de circuitos combinacionales y secuenciales; a nivel de circuito, mediante el desarrollo de arquitecturas y estrategias de temporización. En todos ellos, se establecen mecanismos de optimización transversales, tales como el análisis de la actividad de conmutación, la reducción del consumo de potencia, la baja generación de ruido de conmutación, el diseño para alta velocidad, etc.
El carácter transversal de esta línea de investigación permite que sus resultados puedan ser empleados en los diferentes dominios de aplicación relacionados con otras líneas de investigación del grupo. De forma genérica abordan:
  • El diseño de ASICs digitales en tecnologías nanométricas.
  • El diseño de celdas digitales optimizadas para distintos parámetros (consumo de potencia dinámica, leakage, velocidad, área, ruido, ...).
  • Problemas de temporización en circuitos digitales.
  • Técnicas combinadas de reducción de potencia y ruido en circuitos digitales.
Los resultados obtenidos hasta la fecha incluyen:
  • Diseño, integración y test de ASICs digitales siguiendo técnicas full-custom y semi-custom, en diversas tecnologías, incluyendo nanométricas, para aplicaciones de control, seguridad, comunicaciones, inteligencia artificial, etc.
  • Desarrollo de metodologías de test automático y sistemático de ASICs en el laboratorio.
  • Diseño de celdas y circuitos robustos frente a fallos de temporización, de muy bajo consumo de potencia, baja generación de ruido y consumo independiente del dato.
  • Establecimiento de técnicas combinadas de estimación y reducción de ruido y potencia (dinámica y leakage).
Placa de test y ASIC que incorpora un controlador PWAG programable y configurable basado en una arquitectura de doble memoria
Layout de un controlador PWA de cuatro entradas y dos salidas realizado en una tecnología de 90nm
Resultados destacados
P. Brox, J. Castro-Ramírez, M.C. Martínez-Rodríguez, E. Tena, C.J. Jiménez, I. Baturone and A.J. Acosta, "A Programmable and Configurable ASIC to Generate Piece-wise-Affine Functions Defined Over General Partitions", IEEE Trans. on Circuits and Systems I: Regular Papers, vol. 60, no. 12, pp. 3182-3194 , 2013 » doi
A.J. Acosta, "Low Power and Security Trade-off in Hardware: From True Random Number Generators to DPA Resilience", Conferencia invitada al Energy Secure Systems Architecture Workshop ISCA 2014, Minnessotta, USA
M.C. Martínez-Rodríguez, P. Brox and I. Baturone, "Digital VLSI implementation of piecewise-affine controllers based on lattice approach", IEEE Transactions on Control Systems Technology, vol. 23, no. 3, pp. 842-854, 2015 » doi
P. Brox, M.C. Martínez-Rodríguez, E. Tena-Sánchez, I. Baturone and A.J. Acosta, "Application specific integrated circuit solution for multi-input multi-output piecewise-affine functions", International Journal of Circuit Theory and Applications, vol. 44, no. 1, pp. 4-20, 2016 » doi
Transferencia de tecnología
A.J. Acosta, I. Baturone, J. Castro-Ramírez, C.J. Jiménez, P. Brox and M.C. Martínez-Rodríguez. Método para generar funciones multivariables afines a tramos con computación on-line del árbol de búsqueda y dispositivo para implementación del método. 2012 » pdf
Proyectos y contratos de investigación relacionados con la línea
MOBY-DIC: Síntesis de circuitos electrónicos digitales basada en modelos para control empotrado (EC-IST-VIIPM no.-248858)
IP: Antonio J. Acosta Jiménez
Financia: Séptimo Programa Marco (7PM), Comisión Europea
Dic 2009 - Nov 2013
CITIES: Circuitos Integrados para Transmisión de Información Especialmente Segura (TEC2010-16870) » web
IP: Carlos J. Jiménez Fernández
Financia: Min. de Ciencia e Innovación
Ene 2011 - Sep 2014
CESAR: Circuitos microelectrónicos seguros frente a ataques laterales (TEC2013-45534-R) » web
IP: Antonio J. Acosta Jiménez / Carlos J. Jiménez Fernández
Financia: Min. de Economía y Competitividad
Ene 2014 - Dic 2016
CRIPTO-BIO: Diseño microelectrónico para autenticación cripto-biométrica (P08-TIC-03674) » web
IP: Iluminada Baturone Castillo
Financia: Junta de Andalucía - Proyectos de Excelencia
Ene 2009 - Dic 2013
INTERVALO: Integración y validación en laboratorio de contramedidas frente a ataques laterales en criptocircuitos microelectrónicos (TEC2016-80549-R)
IP: Antonio J. Acosta Jiménez / Carlos J. Jiménez Fernández
Financia: Min. de Economía, Industria y Competitividad
Dic 2016 - Dic 2019