Consejo Superior de Investigaciones Científicas · Universidad de Sevilla
 INICIO
INTRANET
esp    ing

 

 

 

Unidades de investigación » Diseño y test de circuitos integrados de señal mixta » Test y diseño-para-test de circuitos analógicos, de señal mixta y de radio-frecuencia (AMS-RF)

Test y diseño-para-test de circuitos analógicos, de señal mixta y de radio-frecuencia (AMS-RF)

Contacto:

Diego Vázquez García de la Vega

dgarciaimse-cnmcsices

Gildas Léger

legerimse-cnmcsices

Palabras clave: circuitos integrados de señal mixta; test; testado; diseño para testabilidad; built-in-selft-test (BIST); aprendizaje automático

Descripción
Método de medida de la linealidad de un ADC basado en un doble histograma. A partir de los histogramas (densidad de códigos) obtenidos con una señal de entrada monótona (pero potencialmente no-lineal) y su desplazada por un offset, se puede medir la INL de un convertidor de alta resolución.
En general, esta línea de investigación abarca todas las actividades relacionadas con el desarrollo tanto de técnicas de test funcional de bajo coste, cuyo objetivo es la estimación directa de las prestaciones especificadas, como de técnicas de diseño para testabilidad más estructurales que parten de la consideración de que el circuito es correcto por diseño y por tanto se orientan a la detección de defectos puntuales o derivas paramétricas excesivas.
En ambos casos, las técnicas de test empotrado, llamadas BIST (Built-in Self Test) son de especial interés para reducir la complejidad del plan de test, para posibilitar el testado de los bloques de IP usados en SoCs (Systems-on-Chip) o incluso para permitir el testado del circuito en el campo de operación (lo que posibilita el diagnóstico a nivel de sistema).
Los temas de investigación más recientes son:
  • Testado concurrente y BIST para circuitos AMS-RF.
  • Técnicas de caracterización de señales periódicas y circuitos de generación de señales para el test funcional empotrado de circuitos analógicos y de señal mixta.
  • Técnicas de test funcional de bajo coste para convertidores analógico-digital.
  • Test indirecto basado en machine-learning aplicado a circuitos de señal mixta.
  • Creación de tests robustos basados en relaciones de causalidad.
Post-procesado estadístico para el Test Alternativo. En base a un sub-conjunto de dispositivos completamente caracterizados, un algoritmo de aprendizaje extrae Las relaciones no-lineales y multidimensionales entre sencillas firmas y las especificaciones. Este modelo se usa para testar el resto de dispositivos únicamente con las firmas.
Resultados destacados
G. Leger and M. J. Barragan, "Brownian distance correlation-directed search: A fast feature selection technique for alternate test", Integration, the VLSI Journal, vol. 55, pp. 401–414, Sep 2016 » doi
A.J. Gines E. Peralias, G. Leger, A. Rueda, G. Renaud, M.J. Barragan and S. Mir, "Linearity test of high-speed high-performance ADCs using a self-testable on-chip generator", IEEE European Test Symposium (ETS), Amsterdam, 2016 » doi
M.J. Barragan and G. Leger, "A Procedure for Alternate Test Feature Design and Selection", IEEE Design & Test, vol. 32, no. 1, pp. 18–25, Feb 2015 » doi
M.J. Barragan, G. Leger, D. Vazquez and A. Rueda, "On-chip sinusoidal signal generation with harmonic cancelation for analog and mixed-signal BIST applications", Analog Integrated Circuits and Signal Processing, vol. 82, pp. 67-79, 2015 » doi
Best Special session award: M.J. Barragan, G. Leger, F. Azais, R.D. Blanton, A. D. Singh and S. Sunter, "Special session: Hot topics: Statistical test methods," VLSI Test Symposium (VTS), Napa (USA), 2015 » doi
Proyectos y contratos de investigación relacionados con la línea
n-PATETIC: Nuevos paradigmas para el test de circuitos integrados de señal mixta (TEC2015-68448-R)
IP: Adoración Rueda Rueda
Financia: Min. de Economía y Competitividad
Ene 2016 - Dic 2018
IndieTEST: Indirect Test solutions for analog, mixed-signal and RF integrated systems (PICS CNRS)
IP: Gildas Léger (CSIC) / Manuel Barragán (CNRS)
Financia: CSIC y CNRS
Ene 2017 - Dic 2019
DANTE: Adaptando el diseño y test de circuitos integrados de señal mixta y de RF a las variaciones del proceso y del entorno (TEC2011-28302)
IP: Adoración Rueda Rueda
Financia: Min. de Ciencia e Innovación
Ene 2012 - Dic 2014
ACATEX: Auto-calibracion y auto-test en circuitos analógicos, mixtos y de radio frecuencia (P09-TIC-5386)
IP: Adoración Rueda Rueda
Financia: Junta de Andalucía - Proyectos de Excelencia
Mar 2010 - Feb 2014
TOETS: Towards One European Test Solution
IP: José L. Huertas Díaz
Financia: CE: CATRENE European Program - CT302
Dic 2009 - Nov 2011