En general, esta línea de investigación abarca todas las actividades relacionadas con el desarrollo tanto de técnicas de test funcional de bajo coste, cuyo objetivo es la estimación directa de las prestaciones especificadas, como de técnicas de diseño para testabilidad más estructurales que parten de la consideración de que el circuito es correcto por diseño y por tanto se orientan a la detección de defectos puntuales o derivas paramétricas excesivas.
En ambos casos, las técnicas de test empotrado, llamadas BIST (Built-in Self Test) son de especial interés para reducir la complejidad del plan de test, para posibilitar el testado de los bloques de IP usados en SoCs (Systems-on-Chip) o incluso para permitir el testado del circuito en el campo de operación (lo que posibilita el diagnóstico a nivel de sistema).
Los temas de investigación más recientes son:

• Testado concurrente y BIST para circuitos AMS-RF.
• Técnicas de caracterización de señales periódicas y circuitos de generación de señales para el test funcional empotrado de circuitos analógicos y de señal mixta.
• Técnicas de test funcional de bajo coste para convertidores analógico-digital.
• Test indirecto basado en machine-learning aplicado a circuitos de señal mixta.
• Creación de tests robustos basados en relaciones de causalidad.

G. Leger and M. J. Barragan, "Brownian distance correlation-directed search: A fast feature selection technique for alternate test", Integration, the VLSI Journal, vol. 55, pp. 401–414, Sep 2016 » doi

n-PATETIC: Nuevos paradigmas para el test de circuitos integrados de señal mixta (TEC2015-68448-R)
IP: Adoración Rueda Rueda
Financia: Min. de Economía y Competitividad
Ene 2016 - Dic 2018