Consejo Superior de Investigaciones Científicas · Universidad de Sevilla
 INICIO
INTRANET
esp    ing

 

 

 

Unidades de investigación » Diseño y test de circuitos integrados de señal mixta » Diseño de circuitos usando dispositivos emergentes y conceptos de lógica no convencionales

Diseño de circuitos usando dispositivos emergentes y conceptos de lógica no convencionales

Contacto:

José M. Quintana Toledo

josemimse-cnmcsices

María J. Avedillo de Juan

avedilloimse-cnmcsices

Palabras clave: dispositivos emergentes, lógica no convencional, diodos túnel resonantes (RTDs), resistencia diferencial negativa (NDR), MOS NDR, transistores de efecto túnel, memristor, operación lógica mono-estable y bi-estable (MOBILE), nanopipelining, lógica umbral, puertas umbrales multinivel, lógica multivaluada (MVL)

Descripción
a) MOS-NDR programable con resistencia diferencial negativa; b) Resultados experimentales de una red con pipeline a nivel de puerta basado en el principio MOBILE de dos fases, implementado con dispositivos MOS-NDR
El principal objetivo de investigación es el desarrollo, el análisis y el diseño de circuitos usando dispositivos emergentes y modelos de lógica no-convencional. En particular, exploramos el diseño de circuitos basados en diodos túnel resonantes (RTDs). Estos dispositivos cuánticos muestran una resistencia diferencial negativa (NDR) en sus características I-V que es muy atractiva desde un punto de vista del diseño de circuitos. La incorporación de RTDs en tecnologías de transistores ha demostrado mejorar las prestaciones de circuitos: mayor velocidad, menor número de componentes, y/o menor consumo de potencia. La NDR permite implementar una funcionalidad lógica basada en el principio de operación Mono-estable a Bi-estable (MOBILE). Investigamos y explotamos este principio MOBILE desde una doble perspectiva:
  • El principio MOBILE es muy adecuado para la implementación de modelos de lógica umbral no-convencionales. Sobre esta base, hemos propuesto topologías eficientes basadas en transistores y RTDs de puertas umbrales, puertas multi-umbrales, puertas umbrales generalizadas y puertas multi-valuadas, capaces de implementar funciones complejas. También se han propuesto metodologías de diseño tanto en tecnología HFET-RTD como CMOS-RTD.
  • Las puertas MOBILE son auto-disparadas, lo que permite una implementación del pipeline a nivel de puertas (nano pipeline) sin necesidad de elementos de memoria adicionales. Se están desarrollando distintos esquemas de temporización para esas nano-arquitecturas, teniendo en cuenta la robustez del diseño.
La NDR también se puede explotar en circuitos sencillos para obtener comportamientos no-lineales extremadamente complejos. En particular, exploramos la implementación de divisores analógicos para aplicaciones de alta velocidad.
También contemplamos la emulación de la NDR usando circuitos basados en transistores (MOS-NDR. Se han explorado distintas configuraciones aplicadas al prototipado de diseños pensados para RTDs, pero también a aplicaciones CMOS incluyendo lógica de muy baja potencia o C-Mullers compactos.
Recientemente, hemos empezado a explorar otros dispositivos. En particular, estamos trabajando en el análisis de circuitos lógicos realizados con transistores túnel y en la implementación de lógica umbral con memristores.
Las puertas umbrales multi-umbral de tipo Link MTTG–MOBILE están implementadas sobre la base de operación mono-estable bi-estable de RTDs temporizadas conectadas en serie. En la figura se muestra la realización de x1⊕x2x3
Resultados destacados
J. Nunez, M.J. Avedillo and J.M. Quintana, "Two-Phase RTD-CMOS Pipelined Circuits", IEEE Transaction on Nanotechnology, vol. 11, no. 6, pp. 1063-1069, Nov 2012  » doi
H. Pettenghi, M.J. Avedillo and J.M. Quintana, "Improved Nanopipelined RTD Adders using Generalized Threshold Gates", IEEE Transaction on Nanotechnology, vol. 10, no. 1, pp. 155-162, Jan 2011  » doi
J. Nunez, M.J. Avedillo and J.M. Quintana, "RTD-CMOS Pipelined Networks for Reduced Power Consumption", IEEE Transaction on Nanotechnology, vol. 10, no. 6, pp. 1217-1220, Nov 2011  » doi
M.J. Avedillo, J.M. Quintana and H.P. Roldan, "Increased Logic Functionality of Clocked Series-Connected RTDS", IEEE Transaction on Nanotechnology, vol. 5, no. 5, pp. 606-611, Sep 2006  » doi
V. Beiu, J.M. Quintana and M.J. Avedillo, "VLSI Implementations of Threshold Logic - A Comprehensive Survey", IEEE Transactions on Neural Networks, vol. 14, no. 5, pp. 1217-1243, Sep 2003  » doi
Proyectos y contratos de investigación relacionados con la línea
RTDs: Architectures and circuits for logic and non-linear applications using RTDs (TEC2010/18937); IP: María J. Avedillo de Juan; Financia: Plan Nacional I+D, Gobierno de España; 01/01/2011
NDR: Diseño e implementación de circuitos nano-microelectrónicos usando dispositivos con característica NDR (TEC2007-67245/MIC); IP: María J. Avedillo de Juan; Financia: Plan Nacional I+D, Gobierno de España; 01/10/2007
QUDOS: Quantum Tunneling Device Technology on Silicon (IST-2001-32358); IP: Werner Prost; WP Coordinator: José M. Quintana Toledo; Financia: CE; 01/01/2002